技术简介： 一种高通滤波电路模块的构建方法，它让高通滤波电路模块由一差动放大器、一低通滤波器和一积分器等三个子模块构成，待滤波源信号先输入差动放大器，差动放大器的输出作为低通滤波器的输入，低通…… 查看详细 >
技术简介： 本发明公布了一种简化子带结构无次级路径有源控制方法。该方法对时延修正参考信号，正交时延修正参考信号以及误差信号做子带分解，全带自适应滤波器不做子带划分。无需次级路径建模，依次判断每…… 查看详细 >
技术简介： 本发明公开一种高效的极性码译码方法及译码装置，与传统极性码置信度传递(BP)算法基于2输入2输出基本运算模块不同，本发明提出一种基于4输入4输出基本运算模块的解码方式，以及相应的解码因子图…… 查看详细 >
技术简介： 一种基于FPGA精细延迟单元的TDC方法，激光脉冲触发信号TRIG_IN(1)经过基板布线延迟(2)到达缓冲器BUFR(3)，再经过64路布线延迟(4)到达64级精细延时单元IODEALY模块(5)，每一级或每一路精细延时单…… 查看详细 >
技术简介： 一种低能耗金属基逻辑电路，磁性材料构成“与”逻辑门或者“或”逻辑门，磁性材料具有三种不同宽度的颈缩即磁颈缩，以采用电流提供逻辑运算的控制，形成“与”逻辑门或者“或”逻辑门；所述的逻…… 查看详细 >
技术简介： 本发明公开一种基于受限玻尔兹曼机的LDPC译码方法和装置，该方法将传统的LDPC译码算法和神经网络中的受限玻尔兹曼机相结合，利用受限玻尔兹曼机中较为成熟的数学描述对LDPC译码过程进行建模，确…… 查看详细 >
技术简介： 本发明公开了一种高速的减少存储需求的低密度校验码解码器，它包含参数结点计算单元VPU模块、校验结点计算单元CPU模块和控制逻辑模块；VPU模块接收待解码序列，存储该原始信息并开始迭代解码，…… 查看详细 >
技术简介： 本发明公开了一种适用于多进制LDPC码的高吞吐量、低复杂度的层级译码器及其译码方法。所述译码器包括相对寻址单元、缓存单元和计算单元，其中，相对寻址单元为计算单元和缓存单元预存了输入地址…… 查看详细 >
技术简介： 本发明公开一种并行LFSR架构的实现方法，适用于基于LFSR结构的各种硬件电路，如BCH编码器、CRC校验编码器等。本发明基于状态空间变换，提出了一种新的构造转换矩阵的方法，利用该矩阵完成状态空…… 查看详细 >
技术简介： 本发明涉及一种咬尾阶梯码编码方法，包括如下步骤1）选择一种(n,k)线性分组码作为分量码，其中n代表码长，n∈（500,5000），k代表编码前信息长度；2）按照阶梯码中的方式对接受到的信息进行分组…… 查看详细 >
技术简介： 本发明公开了一种可有效改善LDPC码误码平台处性能的低复杂度译码算法，算法主要包括擦除判决准则和用于解出擦除码字的查找解码算法。其中，擦除判决准则通过将码字后验概率与预设阈值比较，选取…… 查看详细 >
技术简介： 本发明公开了一种属于非易失性存储器中的纠错编码领域的LDPC码译码器。本发明根据NAND闪存纠错编码所需求的译码器码率高、吞吐率高的特点，基于等差准循环LDPC码的校验矩阵，采取了按列分组的最…… 查看详细 >