[00113542]面向工控安全防护体系的密码芯片关键技术及规模化应用

信息安全是工业控制领域的核心基础。电网作为工业控制领域的典型代表,其信息安全不仅关乎电网可靠运行和智能化,更会关乎电网及企业安危乃至国家安全。随着电网智能化水平的快速提升,现有密码芯片在数据通信速率、加解密速度和安全等级等方面,与高速应用需求（如服务器、密码机、视频监控）应用需求之间还有较大的技术缺口需要补齐。因此,亟待开展自主嵌入式CPU、高安全密码算法等关键技术研究,研发自主可控的高速密码芯片产品,提升电网主站侧数据加/解密的处理能力,保障电网通信和信息安全。 本项目属于信息安全领域,深入研究了高性能密码算法设计技术、抗攻击技术、嵌入式安全CPU架构与微架构设计技术等关键技术,研制了基于国产算法和自主嵌入式CPU的Gbps级高速密码芯片,取得了一系列突破创新： 1.（1）传统的真随机数发生器均采用模拟电路方式实现,工艺可移植性差、熵累积速度慢,无法满足高速密码算法对掩码的需求。本项目创建了Fibonacci振荡环真随机数熵模型,环振的输出等效于马尔可夫随机过程,熵值可通过对电路噪声迭代快速积累,真随机数发生器的输出可达到100Mbps,满足了高速密码算法对真随机数掩码的需求;（2）现有的密码芯片多采用单阶单点安全防护方式,存在安全防护强度低、范围有限的问题。本项目面向分组密码提出一种基于真随机数的高阶掩码防护设计方法,通过对运算过程数据进行掩码保护,每轮运算引入不同的随机值,关键硬件模块采用钟控分离和流水结构设计,以防止敏感信息泄露;同时,该方法还能够掩盖分组密码算法的子密钥信息,有效保证了分组密码算法实现的理论和实际安全性。 2. 现有的侧信道分析只能通过测试对芯片密码算法进行安全性评价,无法对泄露位置进行准确定位和量化分析,缺乏对泄露点的有效防护设计,开发迭代周期长。本项目发明了一种Sensitive Glitch搜索算法,通过改进深度优先遍历算法,以O（n*m）的时间复杂度快速进行近似探测,保证漏洞完整性的同时缩小探测空间,通过自研安全评价算法,以O（m^d）时间复杂度进行精准探测,提高漏洞空间探测质量和效率;提出了一种修改EDA工具的布局布线策略,通过改进Floyd算法动态规划所有合法路径的信号时延,可有效修复漏洞、抵抗毛刺攻击;基于以上创新,设计出芯片侧信道泄漏定位与自动化防护添加系统,填补了glitch检测与防护研究领域的技术空白。 3.（1）CPU内核的微架构特征会产生一些特有的运行时间和功耗的侧信道信息,降低了CPU内核的安全性。本项目提出了一种可动态配置CPU随机功耗和时间特征的安全方案,通过随机插入无效指令,触发闲置部件产生额外功耗,掩盖CPU运行时原有的时间和功耗特征,有效防止了CPU运行过程中敏感信息泄露。下图是功耗扰乱前后的CPU功耗曲线;（2）对CPU内核的故障攻击可以改变芯片的安全状态,导致各种安全配置失效。本项目提出了一种面向CPU中关键数据和控制电路的多层次校验方案,通过数据分类管理,综合使用奇偶校验、循环冗余校验和多次运算结果比对等组合防护策略,可有效抵抗故障注入攻击,提高了CPU内核的安全防护水平,优化了芯片面积。 4.（1）传统安全芯片受制于总线架构和CPU处理能力,数据传输与指令执行存在总线资源竞争的问题,数据传输效率无法满足高速密码芯片的需求。本项目提出了一种基于AXI-AHB-APB三级总线的SoC芯片架构,通过矩阵式拓扑结构的总线互联方式,实现了芯片内部数据与指令并发处理;PCIe接口与高速算法模块通过AXI高速总线直接对接,指令与低速数据通过中低速AHB和APB总线传输,大幅提升片内数据交互能力的同时,降低了芯片功耗;（2）传统安全芯片算法核,存在传输通道单一、数据处理效率低等问题,无法满足高速应用场景对数据吞吐量和运算效率的需求。本项目提出了一种算法核的高速实现方法。在传输通路方面,采用双数据通路FIFO架构,同时满足数据输入和输出缓存需求,实现了密码算法数据的高速传输;在算法核方面,采用多核并行流水线和高基运算单元设计技术,大幅提高了算法核的运算速率,实测运算速度均达到Gbps量级。 （5）创新点5：提出了一套涵盖终端本体安全、设备访问控制、密钥管理体系建设等方面的密码芯片应用方案,实现了安全芯片在电力行业多封装形态、多接口应用、多安全设备嵌入的亿级规模应用,满足了物联网生态下泛在接入带来的认证和大数据处理需求。 3．项目成果通过了中国电子技术标准化研究院赛西实验室等权威机构的检测。成果已在电力领域规模化推广应用,并向智慧城市、环保、安防等领域实现示范应用。项目成果已在全国20余个省市推广应用,累计各类安全芯片约20225万颗。系统及终端通过了电力多种业务适应性的验证测试,整体网络运行稳定,近三年新增销售收入4375万元,新增利润755万元,新增利润433万元。