[00127863]一种一次翻转选择网络及其翻转序列解压结构与解压方法

①课题来源与背景 随着集成电路集成度的增加,日益增加的测试数据量已经成为影响集成电路测试的关键难题之一。根据2010年ITRS报告显示,测试一个芯片,在2009年,对测试模式数的要求仅仅需要85个,其压缩比仅仅需要80;而到2019年,对测试模式数的要求则需要达到20370个,对压缩比的要求则需要达到12000。仅仅十年,模式数增加到240倍,压缩比增加到150倍。关于减少测试数据方法的研究,一直是研究的热点,主要可以分成四类：测试集紧缩（Test Set Compaction）方法、内建自测试（Built-in Self-Test,BIST）方法、外建自测试（Built-off Self-Test,BOST）和二维测试数据压缩方法。对于基于编码的测试数据压缩技术,选择合适的代码字,可以提高编码效率,减少测试数据体积。但对于确定的测试数据,其数据分布是确定的,即其理论极限（熵）是确定的,因此其编码所能达到的压缩极限必然是一定的,即无论怎么选择代码字,其压缩效果都不会超过该理论极限（熵）。二维测试压缩采用两维的压缩方法,其有效地组合折叠计数器、扭环计数器以及LFSR编码技术,是一种非常优秀的方案,目前其能达到的压缩效果在所有同类技术中最好。 ②技术原理及性能指标 本技术提出提出一种一次翻转选择网络,其包括结构相同的若干个组合单元;每个组合单元包括一个D触发器和一个与所述D触发器对应的异或门,所述异或门的同相输入端为相应组合单元的输入端,而所述异或门的反相输入端连接所述同相输入端、所述D触发器的输入端、所述D触发器的同相输出端,且所述异或门的输出端作为相应组合单元的输出端。 本技术将解压时间缩短到原来的一半;且扫描触发器从一个状态转移到另一个状态不会引入额外的跳变,不会引起触发器本身翻转,也不会引起与触发器相连的电路的跳变,即降低了测试功耗。 ③技术的创造性与先进性 本成果的创造性在于提出一种一次翻转选择网络、具有所述一次翻转选择网络的一次翻转的翻转序列解压结构、所述翻转序列解压结构的解压方法。 本发明相对于现有技术,本发明的一次翻转的翻转序列解压结构,将翻转次数减少了一倍,即测试时间降低到原来的一半;另外减少了与触发器相连的电路的翻转功耗,即也降低了测试功耗。 ④技术的成熟程度,适用范围和安全性 本技术已完全成熟,可以直接应用于集成电路测试领域,其具体应用于集成封装流片以后,将本技术应用于封装后的芯片测试,可以提高测试效率,减少测试成本。 本发明涉及一种翻转序列解压结构及所述翻转序列解压结构的解压方法,尤其涉及一种一次翻转选择网络、具有所述一次翻转选择网络的一次翻转的翻转序列解压结构、所述翻转序列解压结构的解压方法。 本技术完全安全,不会对被测电路有任何影响。可以将被测电路当成黑盒测试,无需了解被测电路的内部结构,要以很好的保护知识产权。既能保护本技术又能保护被测电路。 ⑤应用情况及存在的问题 本技术已在实验室验证可用,目前还未实际应用,正在找市场。