[00138670]一种32路并行数据DFT的实现结构
联系人：
所在地：
- 服务承诺
- 产权明晰
-
资料保密
对所交付的所有资料进行保密
- 如实描述
技术详细介绍
一种32路并行数据DFT的实现结构,本发明采用全并行结构,将32路并行数据按奇偶分裂成两个8路并行数据和1个16路并行数据,然后采用基2碟形算法对8路并行数据进行处理,采用基4碟形算法对16路并行数据进行处理,最后将两个8路并行数据的处理结果乘以常系数后与16路并行数据的处理结果进行直接加减运算,得到32路并行数据的DFT结果。本发明在频域上进行并行滤波,直接交叉乘积,相比时域多项滤波方法减少了延迟时间和乘法器个数,同时降低了FPGA处理规模,提高了硬件处理速度,非常适合于高速实时数字信号处理,可以节省硬件资源。本发明的实现结构完全可以用于32路并行数据的IDFT处理。
