[00003910]基于绝缘层上硅技术快闪存储器结构光敏可控器件
技术详细介绍
基于SOI快闪存储器结构的NMOSFET光敏可控器件，包括p型半导体衬底，设有衬底接触电极，衬底上设有n型重掺杂源区和漏区，衬底上依次为隧穿氧化层、电荷存储层层、阻挡氧化层和控制栅。工作在电信号增大模式下时，首先对器件进行擦除，使电荷存储层中存有大量空穴，工作时，将栅极和衬底短接并浮空，源极接地，漏极加正电压，测试漏端电流；对器件进行擦除操作，使电荷存储层中存有大量空穴，工作时，将栅极和衬底短接并浮空，源极接地，漏极加正电压，电压大小为0.01V至3V，测试漏端电流。
