[00032600]一种串并结合的素域 GF(p)大数模乘器电路
技术详细介绍
本发明公开了椭圆曲线加密（ECC）算法领域的一种串并结合的素域 GF(p)大数模乘器电路，包括：一个数据左移一位模块，一个数据右移一位模块，一个二选一选择器，四个比较器、一个大数加法器和两个大数减法器。本发明针对传统加密算法特别是素域加密算法中的基本计算单元之一的大数模乘器之相应硬件电路都是串行结构、计算耗时的缺点，提供了串并结合的硬件电路结构。本发明能加快素域大数模乘的运算速度且资源消耗相对较少，实现硬件逻辑结构简单，可用于设计椭圆曲线加密（ECC），RSA 等加密算法处理器，适用于在 FPGA 及 ASIC 中实现。
