[00034835]一种基于 FPGA 的模拟位同步时钟信号传输及提取电路系统
技术详细介绍
本实用新型涉及通信工程技术，具体涉及一种基于 FPGA 的模拟位同步时钟信号传输及提取电路系统，包括 CLK 时钟信号，还包括 m 序列信号产生系统，模拟信道传输系统，位同步时钟提取系统；所述 m 序列信号产生系统接 CLK 时钟信号，所述 m 序列信号产生系统、模拟信道传输系统和位同步时钟提取系统依次连接。该提取电路系统适用时钟频率范围 1Hz~1MHz，频率精确度达到 10-5 数量级，检测速度快（小于 3 秒），运行稳定，人机交互良好。能缩短捕捉时间，提高鉴频精度，改善时钟跟踪的准确性和稳定性；减少误码，符合日常多数通信环境。
