[00050470]一种基于电流模逻辑的高速大摆幅除二分频器电路
技术详细介绍
摘要：本发明公开了一种高速大摆幅除二分频器电路，属于集成电路设计及信号处理技术领域；本发明采用的具体电路主要由两个高速大摆幅D触发器级联构成，每一级D触发器都是在传统CML结构D触发器基础上，去掉尾电流源偏置，并采用PMOS管做负载，同时，在电路输出级又采用PMOS和NMOS互补交叉耦合对结构等，最终实现了在保证电路高速工作的条件下，提高输出信号的摆幅并使其达到近似全摆幅的目的。本发明不仅可以直接驱动后级电路，而且在一定程度上降低了系统功耗，弥补了传统除二分频器的不足，适合用于不加电平转换放大电路的低功耗前置双模预分频器前端中的高速分频器部分。
