摘要:本发明公开了一种工作于71~76GHz的CMOS全集成伪差分低噪声放大器,伪差分结构提高电路的共模抑制,放大器采用三级放大,第一级为实现噪声最优设计,第二级和第三级实现增益最优设计,输入端采用变压器巴伦实现信号从单端到差分的转换,级间采用变压器耦合方式,利于更高速的数据传输,每一级电路共栅管的栅端添加了串联电阻以增强电路的稳定性,使得整个工作频段内的稳定因子都大于100。本发明在整个71~76GHz工作频段,增益高于16dB,噪声系数小于7dB,中心频段73.5GHz频率处噪声系数为5.74dB,能够满足高速宽带无线通信系统的需求。