联系人: 河南大学
所在地: 河南开封市
摘要:本发明提出了一种多体并行S盒的电路结构,用以解决现有并行S盒电路结构成本高、初始化时间长的问题;包括存储模块和多路选择器模块,存储模块包括数据输入端Data、地址输入端Addr和写使能输入端Wr和k个数据位宽为m比特的数据输出端;多路选择器模块包括有k个数据位宽为m比特的数据输入通道、t个数据位宽为n比特的通道选择输入端、t个数据位宽为m比特的S盒数据输出端,数据输入通道分别与存储模块的数据输出端相连接。本发明实现了多个S盒随机并行访问,能够一次进行多个S盒替换操作,节省大量的存储器资源,仅需要对存储器进行一次S盒内容加载,就实现对多个相同S盒的初始化,节省存储器的加载时间。