一种带符号控制端的加减法通用电路
加减法通用电路包括m位级联的全减器单元FM,每个全减器单元FM的输入信号包括作为被减数或被加数的信号A以及作为减数或加数的信号B,信号B与符号位控制信号Cr进行异或运算,并连接至全减器单元FM的减数或加数输入端;所述每个全减器单元FM的输出信号包括运算结果信号S,符号位控制信号Cr连接至第一级全减器单元FM的低位借位输入端,最高一级的借位输出信号为信号Cout;当所述的符号位控制信号Cr取0时,整个电路进行的是减法运算;当所述的符号位控制信号Cr取1时,整个电路进行的是加法运算。所述的m为正整数。本发明加减法通用电路能够同时控制实现m位的加减法运算,从而减少了逻辑门个数,减小了电路面积。