联系人: 沈阳理工大学
所在地: 辽宁沈阳市
摘要:一种同位控制猝发总线,使总设备时钟信号clkD与数据信号同地点发出,同方向传输,同地点接收,其中CPU中央处理器和MEM存储器的时钟根据传送方向选择系统时钟clkS或设备时钟clkD。减少总线控制信号与数据信号传输的路径差以及时间差,提高猝发传送主频。设计分为总线无操作或结束猝发操作、总线写操作、总线读操作,且分别由EN,WR两条单向使能信号控制,其四个状态分别为“00”、“01”、“10”、“11”,根据不同控制状态执行不同操作,选择不同时钟,始终保持总线控制信号与数据信号同地点发出,同方向传输,同地点接收。本发明用硬件实现了一种同位控制猝发总线。