[00066445]同步流水算术编码器的VLSI实现方法
技术详细介绍
本发明属于VLSI设计技术领域，在图像压缩或视频处理的硬件实现中，提供一种同步流水算术编码器的结构设计和其中关键电路设计，具体实施例为JPEG2000芯片中使用的是基于上下文的自适应算术编码器，可实现在N+3个时钟内编码N个输入。为达到上述目的，首先将JPEG2000协议中的算术编码器的流程转化为三步流水线结构和辅助步骤，对流水线中的第2步和第3步提出算法级的优化；提出连续CX输入下的Qe表的index选取逻辑，使用组合逻辑实现的寄存器A的首个非零位检测电路，对第二步和第三步采用多种方法对其关键路径优化，具体的优化结果可满足在.25um工艺下200M时钟的要求。
