[00070650]嵌入式存储器的测试结构及方法
技术详细介绍
本发明公开了一种内嵌于SoC芯片中的嵌入式存储器的测试结构，其包括存储器内建自测试模块、系统总线和存储器内建自测试控制器。其中，存储器内建自测试模块集成了各种SRAM的测试算法，作为系统总线的主单元；存储器内建自测试控制器和SoC芯片中的SRAM阵列作为系统总线的从单元；存储器内建自测试控制器包括比较器阵列、与门、结果寄存器、第一多路选择器和第二多路选择器。本发明还提供了一种嵌入式存储器的测试方法，用于本发明的嵌入式存储器的测试结构。本发明实现了基于系统总线对SRAM阵列的并行的内建自测试，由此解决了现有技术中嵌入式存储器测试时间过长的问题，并能够极大地提高集成电路芯片测试效率。
