[00071538]一种基于FPGA/CPLD的多通道数据缓存实现方法
技术详细介绍
本发明公开了一种基于FPGA/CPLD的多通道数据缓存实现方法，包括以下步骤1)划分RAM；2)在RAM中为每个通道划分出独立的缓存区域，然后对通道进行编码；3)用CPLD/FPGA编写DMA，由单片机(MCU)指定RAM的初始地址，即缓存的初始地址，4)单片机启动采样脉冲，操作端口为0x8020，锁存各通道当前数据并启动DMA，随后启动计数器DMAcnt，计数器DMAcnt由低位AddrH和高位AddrL两部分拼接而成，位数等于log2(CN/RN)加上log2(BN)；5)在DMAcnt信号驱动下，各通道采样锁存数据和各自缓存区地址会被对应起来6)AddrM溢出后，各通道地址重新赋予初始地址，如此循环可实现持续缓存。本发明可以使RAM读地址和写地址会分时占用数据线，逻辑时序的编程简单。
