一种LDO电路,其特征在于包括参考时钟、缓冲整形单元、鉴频器(FD)、数字控制器(DPC)、功率管阵列、滤波器(LPF)和压控振荡器(VCO),功率管阵列包括并接而成的数个功率管,功率管阵列的输出与滤波器(LPF)相连,滤波器(LPF)与压控振荡器(VCO)相连,压控振荡器(VCO)与鉴频器(FD)其中一输入端相连,参考时钟与缓冲整形单元相连,缓冲整形单元与鉴频器(FD)另一输入端相连,鉴频器(FD)的输出控制与功率管阵列的各个功率管的控制输入相连。本[发明专利]与已有技术相比,具有即使是低电压,甚至是超低电压下,也能正常工作的优点。